使用QuartusII 9.1版本，简单包括以下流程：
新建工程
编译工程
分配引脚
下载配置

为保证设计的正确性，在编译后，一般还需要做仿真验证，然后下载至硬件，有两种仿真方式：- 功能仿真- 时序仿真

1、新建工程，写代码

-创建工程文件夹
在电脑上新建一个文件夹，例如E:\Lianxi_1。
工程的文件将全都存在这个文件夹内，便于管理。一个工程使用一个文件夹。
-新建工程
打开QuartusII，File->New Project Wizard…
如下图：
第1个，选择工作目录。选刚才建立的空文件夹.
第2个，填入工程名称。要有意义，比如要做一个38译码器，工程名就叫decoder3_8，不要使用中文。
第3个，顶层设计实体名，默认。

module decoder3_8 (data_out, data_in ) ;
  input [2:0] data_in;
  output [7:0] data_out;
  reg [7:0] data_out; 

  always @(data_in) 
  begin 
    case (data_in ) 
    3'b000: data_out=8'b11111110; 
    3'b001: data_out=8'b11111101; 
    3'b010: data_out=8'b11111011; 
    3'b011: data_out=8'b11110111; 
    3'b100: data_out=8'b11101111; 
    3'b101: data_out=8'b11011111; 
    3'b110: data_out=8'b10111111; 
    3'b111: data_out=8'b01111111; 
    default: data_out=8'bxxxxxxxx; 
    endcase 
  end
endmodule

保存为 decoder3_8.v将此源文件设置为顶层文件，如下图：
导航窗口Project Navigator下边→点Files
右击文件decoder3_8.v设为顶层文件Set Top-Level Entity

右击：设为顶层文件

名称保持一致

2、编译工程，找错误

编译:Processing–>Start Compilation编译不成功时，下方会有红色提示信息，请仔细检查语法，双击红色提示信息，可以直接定位到错误代码附近位置。修改后重新编译，直至修改完所有错误。编译成功，只是语法没有错误，但并不代表设计就是完全正确的。可以通过Quartus仿真功能来检查设计是否符合预计的功能。

3、分配引脚，重编译

前面的设计完成后，开始分配引脚并重新编译。即，将顶层文件的输入输出信号配置在FPGA的引脚上。说明：FPGA引脚可设置为输入或输出，我们可以将本工程中输入输出信号分配到任意引脚上。当然，对于已经做好的硬件开发版来说，有些按键、显示灯等已经事先与FPGA连接好了，所以分配引脚的时候要根据硬件"电路原理图"正确分配引脚。

分配引脚操作：Assignment -> Pin Planner，如图。

菜单：Assignment -> Pin Planner.

分配完有用引脚后，将未使用到的引脚设置为三态输入。

菜单：Assignment -> Device

4、下载配置，到硬件

下载程序到FPGA，有多种下载器，我们一般用USB-Blaster

USB-Blaster

USB-Blaster驱动安装方法：我的电脑右键->设备管理器->USB-Blaster右键->更新驱动->定位到Quartus安装目录C:\altera\9.0\quartus\drivers\usb-blaster，等待安装完成。步骤图如下：

设备管理器：黄色叹号图标表示未安装驱动程序

USB-Blaster右键->更新驱动

弹出提示窗口后，定位到Quartus安装目录C:\altera\9.0\quartus\drivers\usb-blaster

驱动安装成功

-下载：菜单Tools -> Programmer

左上方，点Hardware Setup…->下拉选择USB-Blaster->Close.

选择下载器

选下载方式Mode： JTAG。
界面左侧，按Start下载 .sof文件。
OK，测试硬件功能是否正确吧。