1.同步计数器——同样表示十进制
~CR 清零端，随时清零：对于它来说清零就是不用4个置位输入D，所以可以数到1010（10）。
~LD置位端，对它来说，它是时钟上升沿触发，所以只能数到1001（9）。同时4个置位输入D（0000）
分钟 60进制
2.代码常见错误
module top(input wire clk,output wire [7:0] LED,output wire Buzzer,output wire [7:0] SEGMENT, output wire[3:0]AN);
告诫不要写成module top(clk,LED,Buzzer);
input wire clk;
ouput wire …… 这种形式
引脚约束会出问题。
3.同步计数器 Verilog 代码
module synchrouscounter(CR,ld,D,CTT,CTP,clk,Q,Co
);
input wire clk,CR,ld,CTT,CTP;
input wire[3:0] D;
output reg[3:0]Q;
output wire Co;
assign Co=CTT&Q[0]&Q[1]&Q[2]&Q[3];
always@ (posedge clk or negedge CR)
begin
if(!CR)
Q <= 4'b0000;
else if(!ld)
Q <= D ;
else if( CTP & CTT)
Q <= Q +4'b1;
end
endmodule
