实验报告来自电子科技大学中山学院 _ 数字逻辑电路设计课程
1.实验目的与要求
通过实验， 掌握74163的工作原理和其应用。
2.实验设备
硬件：PC机 一台
数字电路实验教学平台 一台
软件：Quartus II集成开发环境
3.实验内容
(1) 运用74163实现加法计数,并通过LED灯显示结果；
(2) 运用8count和74138实现跑马灯；
(3) 运用74163实现序列产生器。
4.实验预习要求
(1) 仔细阅读课本第三章的计数器，理解计数器原理和功能。
5.实验原理
(1) 74163原理图如图1所示。CLRN是低电平有效的同步清0信号，在所有优先信号中优先权最高。LDN是低电平有效的同步置数信号。DCBA是需要置入的并行数据输入端。QA、QB、QC、QD是数据输出。ENT、ENP为计数控制信号，只有当ENT、TNP同时为1时，计数才能计数。RCO是进位输出。通过设置时钟信号和控制信号就可以实现4位加法计数器，在QA~QD数据端接上
LED灯的信号脚就可看到加法结果的输出效果。例如采用74163实现分频计数
的实现电路如图5.2所示。
(2) 利用8位计数器(8count)实现流水灯的参考逻辑图如图3所示。一个8count可以实现256分频，利用3个8count级联分频，并把末级分频得到的频率接到74138的3个输入端，译码输出端接到8个LED灯上，8个LED灯依次被点亮，这样便实现流水灯的效果。
(3) 序列产生器是一种能够在时钟脉冲作用下产生周期性序列输出的数字电路，利用计数器74163的状态循环特性和数据选择器75151就可以实现计数型周期序列产生器。参考逻辑图如图5.4所示。图5.4是计数器74163和数据选择器74151构成周期性“10101010”序列产生器。当74163的QCQBQA在000111间循环时，74151将依次选择D0D7作为输出，从而在Y输出端周期性地产生10101010序列输出，图5.4中输出端Y数据位的变化时间是delay。
在数字电路实验教学平台各个LED管对应的FPGA控制管脚如表1.1所示：
表1.1 各LED管对应的FPGA控制管脚
| DISP_CS | LED0 | LED1 | LED2 | LED3 | LED4 | LED5 | LED6 | LED7 | Buzz（vcc） |
|---|---|---|---|---|---|---|---|---|---|
| 162 | 163 | 164 | 165 | 168 | 169 | 170 | 171 | 173 | 176 |
拨码开关对应的FPGA控制管脚表1.2所示：
表1.2 拨码开关对应控制管脚
| SW1 | SW2 | SW3 | SW4 | SW5 | SW6 | SW7 | SW8 |
|---|---|---|---|---|---|---|---|
| 188 | 191 | 129 | 130 | 131 | 132 | 24 | 23 |
按键和蜂鸣器对应的FPGA控制管脚表1.3所示：
表1.3 按键和蜂鸣器对应控制管脚
| KEY1 | KEY2 | KEY3 | KEY4 | BUZZ |
|---|---|---|---|---|
| 185 | 181 | 179 | 175 | 176 |
基础实验
1.给出 74163实现加法计数电路并分析其原理。
答：逻辑电路设计如图。
原理：通过6个74163对实验板进行分频，使8个灯的闪烁可以被眼睛所观察。由于每一个LED灯的频率都是前一个的两倍，故实验结果呈现的是类似于八位二进制累加的现象。
2.给出利用8count和74138实现流水灯的电路并分析其原理。
答：逻辑电路设计如图。
原理：通过8count对实验板进行分频，并将74138译码器的ABC三端接不同分频，使AB相差两倍，BC相差两倍，模拟CBA从000到111的累加，而74138输出端选中相应的LED灯，实现流水灯效果。
3.给出74163实现序列产生器的电路并分析其原理。
答：逻辑电路设计如图。
原理：74151对接入的信号进行选择，并从Y输出端输出。由于74163是一个加法计数器，故74151的ABC端会以一定的频率从000到111，并对D0-D7上的数据进行选择输出。由图所接电路，D0-D7的序列为10101010，若在Y端接一个LED灯，则可以看到LED灯闪烁的现象。
高级实验
- 请设计一个秒表，功能越完善越好。
秒脉冲：
