原始方案
问题
- 1、PCIe硬核与对应GTX相隔太远，会出时序错误。
- 2、下半片Bank上分布太多GTX接口，导致下半片BufgCtrl资源不够
- 下半片共有16个bufg资源：
- 一个PCIe 占用 5个bufg
- 一个SRIO 占用 4个bufg资源（2个srio 占 8个）
- 一组公用输入差分时钟的GTX占2个bufg资源（两组占4个）
- 下半片共有16个bufg资源：
改进方案一
改进说明
- 1、将PCIe提到了Quad115位置，可为下半片节省5个bufg资源。
- 2、将与315T_1通信的接口放在了Quad105位置，为下半片节省了2个bufg资源。
- 注：Q105的GTX差分时钟一定要接上。
- 3、由于有交换芯片存在PCIe位置可灵活选择，这为后期布局布线的调整带来了便利。
- 4、此方案下半片最多可用三个SRIO接口。
测试结果
工程：160109_LINKCTL_250B_D42_v09_1
改进方案二
改进说明
- 1、将PCIe提到了Quad115位置，可为下半片节省5个bufg资源。
- 2、将SRIO1接口提到了Quad105位置，可为下半片节省4个bufg资源。
- 3、由于有交换芯片存在PCIe位置可灵活选择，这为后期布局布线的调整带来了便利。
- 4、此方案下半片最多可用四个SRIO接口。
- 5、此方案在工程资源消耗较大时，可能存在布局布线困难问题。
测试结果
工程：160109_LINKCTL_250B_D42_v09_2
