一、什么是数字电子技术

1、数字信号与数字电路

（1）数字信号

数字信号是不连续的信号。

不论是在时间t还是强度u上，都不是连续的

（2）数字电路

处理数字信号的电路就是数字电路。

数字系统是本门课重点研究的领域

二、数字电路前置基础知识

1、数字电路中的常用术语

（1）编码器

编码器，已经被做成了集成电路

定义：把原始数据转换成符合通信标准的数据的过程叫做编码，负责转换的硬件器件被称为编码器。

（2）译码器

译码器，同样被做成了集成电路

定义：将被编码的数据转换成原始数据的过程叫做译码，负责转换的硬件器件被称为译码器。

2、数字电路设计的常用工具

QuartusⅡ：可编程的数字电路器件。

image.png

这种编程工具使用的语言有VHDL和VerilogHDL，现在后者更常用。这种技术叫做CPLD和FPGA技术。
使用这种技术我们就不用搭建电路，直接使用编程的方式设计电路就可以了。
当然，在实际项目中，我们会使用FPGA和搭建逻辑电路结合的方式。

三、数制与编码

1、数制

详情见https://www.jianshu.com/p/bad6d5881f7c?v=1697425135043 的第一节数制转换。

2、系统中的编码

（1）BCD码

BCD码（Binary-Coded Decimal），用4位二进制数来表示1位十进制数中的0~9这10个数码，是一种二进制的数字编码形式，用二进制编码的十进制代码。BCD码这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。这种编码技巧最常用于会计系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可免去使计算机作浮点运算时所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码亦很常用。

BCD码

十进制数字转换成BCD码

（2）ASCⅡ码

asc2码是目前计算机中用得最广泛的字符集及其编码，是由美国国家标准局(即ANSI)制定的ASCII码（American Standard Code for Information Interchange，美国标准信息交换码），它已被国际标准化组织（ISO）定为国际标准，称为ISO 646标准。适用于所有拉丁文字字母，ASCII码有7位码和8位码两种形式。
在计算机的存储单元中，一个ASCII码值占一个字节（8个二进制位），其最高位（b7）用作奇偶校验位。

（3）原码、反码和补码

1）原码

原码就是数本身的二进制形式，例如+1的原码就是00000001，-1就是10000001。

±37的原码

2）反码

二进制的正数，反码就是其本身；二进制的负数，反码的算法是符号位不变，数据位逐位求反。

±37的反码

2）补码

二进制的正数，补码就是其本身；二进制的负数，补码就是其反码+1。

±5的补码

计算机计算6-5的时候，实际上是在计算6加上5的补码。另外还有就是+0和-0的补码是相同的，所以在做加减法的时候都能试用。

四、逻辑门

1、基本逻辑门

（1）门的概念

门是数字电路的最小单元。其内部由模拟器件构成，对外呈现数字运算的功能。

（2）基本逻辑门有哪些

基本逻辑门有与门、或门和非门。

基本逻辑门的符号，右边的更常用

跟逻辑运算一样，与门是当A和B都有信号的时候，Y才会输出信号；或门是当A或者B任意一个或者都有信号的时候，Y就会输出信号；非门是当给它输入一个信号的时候，它输出反信号，比如输入1，它输出0，输入0，它输出1。

逻辑或门的现实电路模拟，打开任意一个或都打开开关，灯泡就亮

2、其他逻辑门

（1）与非门

与非门的符号，就是先做与运算，再做非运算

（2）或非门

或非门的符号，就是先做或运算，再做非运算

（3）异或门

异或门的符号，运算方式先算反A与B，再算反B与A，然后将前两者或起来，可参考逻辑运算中的异或运算

3、逻辑门的实例

集成了4个与非门的集成芯片，其中13、12、9、8、1、2、5、6是输入引脚，11、10、3、4是输出引脚，14引脚＋5V供电，7引脚接地，不供电逻辑门无法工作

3、网络摄像机实战

（1）基于网络摄像机的视频监控系统

网络摄像机视频监控系统拓扑图

（2）网络摄像机功能

1）什么是网络摄像机

枪式网络摄像机

球式网络摄像机

网络摄像机肯定使用的嵌入式系统，且它具有视频压缩的功能。（现在使用的视频压缩算法是H.265）
压缩之后，它可以将数据上传到网络上。
通常网络摄像机还具有预览端口和插SD存储卡插口。

2）网络摄像机的特点

①网络摄像机使用的是嵌入式Linux，嵌入式Linux的编程方法和Linux类似，每个文件的代码一般不超过200行；
②嵌入式处理器的特点是短小；
③强悍，抗异常情况能力强。

3）网络摄像机的功能

网络摄像机后的功能接口

（3）Hi3516EV200嵌入式处理器

一个摄像头包含两个这样的板子，一个负责采集和编码，另一个负责其他控制

海思3516EV200芯片，他是ARM的，不是X86，可以对视频和音频进行H.265的压缩和解压缩

四、组合逻辑电路的分析与设计

组合逻辑电路是由基本逻辑门所搭建出来的，组合逻辑电路的输出是没有反馈的，相比于组合逻辑电路的内部电路，我们更关心它能将输入信号转换成什么输出信号。

给定n路信号输入，组合逻辑电路会瞬间输出m路信号

1、组合逻辑电路的分析

我们用下图电路来做举例分析。

这是一个单输出电路

上图电路的逻辑函数表达式，每一个门的表达式都要写

将上述式子化简得出此结果

第二部、画出它的真值表

根据化简得来的代数式画出它的真值表

以上就是组合逻辑电路的分析过程。

2、组合逻辑电路的设计

我们也通过实际案例来讲解设计过程。
假设有一个需求为：

5F7D0E0D-ACD8-4A47-B6A2-2E0089770047.jpeg

根据以上描述建立的真值表

通过真值表抽象出此逻辑表达式，但不满足要求，因为没有与非或者或非的逻辑在里面

不过我们可以通过逻辑代数运算法则转换成此图中的形式

根据上述逻辑表达式画出来的电路图

3、常用的组合逻辑电路——编码器和译码器

（1）编码器

将M路信号转换成N位二进制的电路器件就是编码器

M和N不一定想等。

此图为实际应用中将8路信号转换成3位二进制编码的编码器

它的输入输出真值表

（2）译码器

将n位二进制编码转换成M路输出信号的电子器件就是译码器

此图为实际应用场景中常用的74138译码器。它是74系列常用的一款三八译码器

4、常用的组合逻辑电路——选择器和分配器

（1）选择器

由多路输入，通过选择端控制，选择1路输出的电子器件

通过选择端A0和A1来控制输出，以及选择端和输出端的真值表

（2）分配器

由1路输入，多路输出（实际输出信号只有1路），通过选择端控制具体输出的电子器件

实际应用中的1分4分配器，以及选择端和输出端的真值表

5、常用的组合逻辑电路——加法器和比较器

（1）加法器

1）半加器

什么是半加？

形容这种运算的算法就叫做半加

半加算法的输入输出真值表

我们使用这个结构的电路来实现刚才的半加算法

A和B的信号同时输入到上面和下面两个门中，A异或B的结果输出为S，A与B的结果输出为C。

这种电路的器件我们就称之为半加器。

半加器的符号

2）加法器

有了半加器之后，我们将几个半加器串在一起，就形成了加法器。

CI是从低位传过来的进位，CO是要传给高位的进位。注意CI和A异或B的结果也要进行异或运算

（2）比较器

集成比较器

实际应用中的集成比较器7485，他可以比叫4位二进制的大小，分别为A3A2A1A0和B3B2B1B0的大小

7485这块片子可以多个接在一起，比较更多位数。其中的ALBI、AEBI、AGBI三个引脚是接入上一级的比较结果，它们对应接上ALBO、AEBO、和AGBO，就可以比较更多位数字了。

6、实际项目

（1）云台控制

摄像机的云台

它可以被远程控制上下左右转动，可以控制步进转动，也可以设置自动转动。

（2）RS485总线

RS485总线技术

（3）UART控制器

1）UART控制器的几个基本概念：

UART控制器的连接方式

通过两个UART控制器连接，就可以实现两端通信了。
①它属于异步通信串行接口，通信的开始和结束和时钟没有关系。
②数据的发送和接收都会先存进缓冲区，数据都是一个一个字节的发送和接收，是串行的，先来先发/收，后来后发/收。
③两个控制器一定是收发交叉相连。

2）UART的特点：

现实应用的UART转USB的接口

UART转USB的接口主要用于调试。

UART转RS485总线控制板

①FIFO：数据串口排队。
②发送的开始和结束会有起始标志位和结束标志位。
③UART发送端在发送之前会先对数据进行校验并产生结果，接收端收到数据后也会对数据进行校验并产生结果，然后再将其和发送端产生的结果做对比，相同的话才会接收，否则不予接收。

3）UART的功能

UART数据流的构成

空闲状态时，信号全都是高电平。要传输数据的时候，会先发一个低电平。当接收方检测到低电平的时候，就认为有数据被发过来了，准备接收数据。校验位会对前8位数据运算得出校验结果。最后面的几位是结束标志位，可以用户自己设置，不一定是2bit。接收方也会对8位数据进行校验，如果结果和传输来的一样，则说明数据传输正确。

（4）奇偶校验的实现

奇偶校验的算法是用Verilog代码编写的：

奇偶校验的代码

五、触发器

1、触发器的概述

（1）触发器的特点

在输入信号状态不变的情况下，触发器的输出会一直维持上一波信号的输出状态，这种状态我们称为。

（2）触发器的分类

触发器有RS、JK、D、T等几种类型，其中D触发器最常用。

D触发器的标志图

2、RS触发器

（1）基本RS触发器

或非门、与非门组成的基本RS触发器

他们由两个或非门或者两个与非门组成，它们除了有R、S输入外，另外两个输入是以反馈的形式存在的。

或非门RS基本触发器真值表

“不变”指的是保持上一个状态不变。0*表示状态不一定，但是R和S不能同时为高电平，这种情况我们都会尽量避免。

与非门RS基本触发器真值表

与非门RS触发器不能R和S同时为低电平。

（2）钟控RS触发器

钟控RS触发器的结构图和标志图

G3和G4的输出信号会被反馈。

钟控RS触发器的输入输出真值表

（3）RS触发器实际应用

RS触发器在实际生活中被应用于按键防抖

截屏2023-12-01 07.55.36.png

上图不论A还是B哪路接通开关，都导致其直接接地，不会给右侧高电平，那么RS触发器就只有一路给到高电平，则就输出1。但如果A和B都没接通，那么RS都是高电平，但会保持之前的状态，这样就防止A、B因为抖动造成的虚接，可以有效保持信号持续。

3、D触发器

（1）电平触发型

电平型D触发器的逻辑构造和符号

它的第一层只有一个输入，第二层是一个R型触发器。

电平型触发器当前时刻和下一时刻的输入输出真值表

电平型触发器在实际项目中的符号

也就是说只有在时钟信号为高电平时，D输入的信号才会在Q中输出，时钟信号是低电平时，Q只会保持原来的状态，不会随D的输入改变。

（2）边沿型触发器

边沿型触发器分为上升沿和下降沿

上升沿触发器就是说只有在时钟信号从低电平变为高电平时，D输入的信号才会在Q中输出，其他状态时Q只会保持原来的状态，不会随D的输入改变。
而下降沿触发器就是只有在时钟信号从高电平变为低电平时，D输入的信号才会在Q中输出，其他状态时Q只会保持原来的状态，不会随D的输入改变。
实际情况中，下降沿触发器用的比较多。

上升沿触发器各端波形图

7474芯片，集成了两个D触发器

异步置位和异步清零都是控制Q为1和0。

4、时钟

触发器是以时钟信号作为工作基准的。时钟信号是一个周期性变化的脉冲信号，它为触发器的工作提供一个标准。
一个嵌入式系统，各个模块的工作都需要时钟信号作为驱动，每个模块都有一个时钟信号。系统有一个总的时钟信号。

5、项目实战

还是网络摄像机这个项目。

（1）存储器

存储器，顾名思义，就是用来存储数据的电子器件。在嵌入式处理器的内部，内嵌了一个存储器，它的存储容量不太大，只能存放很小的数据。当盘内存储空间不够的时候，可以让处理器外接片外存储器，将大量数据存储到片外存储器。

（2）片内存储器

海思3516EV200的片内存储器

这块片存储器是随机存储器，断电后所存的数据全都会消失。

（3）片外存储器

海思3516EV200的片外存储

片外存储器断电了也不会造成数据消失，其中NAND Flash就是我们通常使用U盘闪存，它读写速度略慢但是存储容量很大；而NOR Flash则是读写速度略快但是存储容量不大。现实情况下我们使用NAND Flash即可。
当处理器通上电之后，会先从NAND Flash中读取程序，存到DDR2中执行，所以NAND Flash的读写速度已经够用。
SPI是一种数据读取方式，NOR/NAND Flash在硬件上是存储器，在系统上则是一种挂载设备。

（4）SPI Flash接口电路

基于SPI总线接口的Flash芯片

各个引脚的作用如下：
CS非：用于接收片选信号。有的挂在设备可能存在多块该Flash芯片，当要选用本芯片（该过程称为片选）进行存储或者写入的时候，由CS非引脚接收片选信号；
SO：数据输出。由于只有一根线接通，所以是串行输出；
WP非：用于控制能否写入数据。只当WP非信号为低电平时，才能从SI接口进行数据写入。此引脚在芯片内部接的就是触发器；
VSS和VSS_EPAD：接地；
VCC：接电源；
HOLD：总线保持电路。当此芯片要直接和片内存储进行通信，则需要接收DMA信号，此引脚用于接收DMA信号；
SCK：接入时钟信号，时钟信号由SFC_CLK提供；
SI：数据写入。

六、时序逻辑电路的分析和设计

1、时序逻辑电路的结构

实际逻辑电路的结构

上图就是时序逻辑电路的结构，实际输入是多路的，行x1到xn，实际输出也是多路的Z1到Zk。
时序逻辑电路的存储电路可以保存组合逻辑电路的输出，此外它的输出会反馈到组合逻辑电路的输入，反馈量值的范围为w1～wl（欧米伽1到欧米伽l）。

时序逻辑电路也有两种：

Mealy型时序逻辑电路

Mealy型时序逻辑电路的构造和之前说的基本一样。

Moore型时序逻辑电路

Moore型时序逻辑电路的存储电路输出既作为反馈内容，又作为正向输出内容给另一个组合逻辑电路。本图中的zl到zk才是Moore型时序逻辑电路的实际输出。

2、寄存器

（1）并行寄存器

74175并行存储器芯片

74175并行存储器芯片的内部逻辑

74175并行存储器芯片有4个输入，8个输出（4对正反输出）。它是由4个D触发器并联再一起锁组成的时序逻辑电路，所以叫做并行存储器。这4个D触发器使用相同的一个时钟信号CLK和异步清零端CLRN，所以时钟信号是为4个D触发器同时提供时钟信号，异步清零信号给到的时候，4个D触发器同时异步清零。

并行触发器的真值表

它具有数据寄存和数据保持的功能是因为D触发器具有存储数据的功能。

（2）移位寄存器（串行寄存器）

74164移位寄存器

其内部结构

它是由8个D触发器串起来的，每一个触发器的输出除了作为输出之外，还作为下一个触发器的输入。它们使用同一个时钟信号CLK和异步清零CLRN。
输入端A和B，先经过了一个与门，然后在将与过的信号传入到第一个触发器里。

此寄存器的输入输出真值表

3、存储器

（1）随机存储存储器RAM

RAM的内部结构图

存储矩阵里面是n行✖️m列的存储单元，每个存储单元叫做SRAM。

SRAM的结构图

存储矩阵的排布

现实情况的RAM

（2）只读存储器ROM

ROM的内部结构图

现实情况中的EEPROM电可擦除存储器

EEPROM的引脚功能

4、项目实战

（1）镜头控制

摄像机的镜头可以调整焦距让目标模糊或清晰，调整曝光度让画面明或暗，拉伸镜头让画面放大或者缩小。

镜头控制电路

I^2 C总线连接CPU和镜头。

（2）I^2 C总线

I2C总线示意图

SDA线传输地址、命令和数据，它是串行传输。SCL传输的是时钟信号。
主机通过I2C总线控制从机。

主机控制从机和主机从从机获取数据示意图

（3）I^2 C控制器

1）FIFO

FIFO是一种缓存区机制，字节顺序写入，先被写入的先被取出，后被写入的后被取出。

截屏2024-01-10 08.20.23.png

2）FSM（有限状态机）

有限状态机英文翻译是 Finite State Machine，缩写为 FSM，简称为状态机。状态机有 3 个组成部分：状态（State）、事件（Event）、动作（Action）。其中，事件也称为转移条件（Transition Condition）。事件触发状态的转移及动作的执行。动作也不是必须的，也可能只转移状态，不执行任何动作。

网络摄像机就是在这三种状态之间切换

3）I^2 C 控制器内部结构

截屏2024-01-10 12.38.24.png