数字逻辑
MOS晶体管
1. MOS晶体管是可以替代电源开关的存在，是单向性的。MOS晶体管有三个引脚，栅极、漏级和源级组成。且分为n-MOS晶体管和p-MOS晶体管
2. n-MOS晶体管只要在栅极接入2.9V电源，源级和漏级就会产生通路，此时晶体管宛如一条连通线，专业说叫导通、闭路。
3. p-MOS晶体管则相反，当栅极电压为0V时，源级和漏级才产生通路。
4.当一个电路同时存在n-MOS晶体管和p-MOS晶体管，则称为CMOS电路。晶体管简化表示方法如下：
逻辑门
️非门
️或非门、或门
️与非门、与门
️摩根定律
摩根定律的延伸： NOT(NOT A OR NOT B) = A AND B
️多数入门
若是n-输入的AND门，则需要n个1才能OUT出1；
若是n-输入的OR门，则需要n个0才能OUT出0；
n-输入则有2^n种结果
组合逻辑
分为可以存储信息的和不能存储信息两种。后者称为决策单元，因为他们的输出状态完全取决于“当前”的逻辑结构输入。
️译码器decoder
特点：在所有的输出中，有且仅有一个1，其他都为0.
译码器的主要作用是解析二进制数,比如内存地址的解析需要用到decoder
️多路复用器
MUX的功能就是在从多个输入中选择一个并将其与输出相连，选择信号负责决定选择哪一个。
MUX通常由2^n个输入，1个输出和n个选择线组成
理解：其实也可以说是译码器的姐妹，因为他也是只有一个AND门输出为1，然后多了一个或门，因为输出总要为1.
️全加器
全加器由五部分组成，输入的两个数A和B，前一位的进位Ci，下一位的进位Ci+1，以及当前求和位S
️可编程逻辑阵列
可编程逻辑阵列包括一组AND门和一组OR门，可以实现任何逻辑函数的可构建模块。上面的全加器、MUX就属于可编程逻辑阵列。
题目加深理解：
若有三个人投票，A的权重为50%，B的权重为30%，C的权重为25%，当且仅当票数权重达到50%以上，才可通过投票。若用PLA（programmable logical array）实现如上功能，则需要8个AND门（2^3)和2个OR门（2种结果，1为过，0为未过）。
当A=1时，且B、C至少有一个为1时，投票通过，则这三个AND门，连接到同一个OR门。剩余的AND门连接到另一个OR门。（就像全加器那样画，但是线不是这么连）
存储单元，可以存储信息的组合逻辑。
️R-S锁存器（latch）
R-S锁存器可以存储一个bit的信息，其组合如下：
其中a是输出的值。
当R=S=1时，若a为1，则A为1，则b为0，则B为0，a为1，保存了a状态；
当R=0，S=1时（瞬间变化），a=1，A=1，b=1，B=1，a=0，a置0；
当R=1，S=0时，a=0，A=0，b=1，B=1，a=1，a置1；
当R=S=0时会导致不正常工作；
所以R-S锁存器有保持a状态，让a清0，让a置1三种模式。
️门锁D锁存器（R-S锁存器对置1或清0操作采取一定措施）
由R-S锁存器和控制电路（2个门电路）两部分组成。
WE等于0时，为不可写入状态，R=S=1；当WE等于1时，为可写入状态，若D=1，则输出a=1；若D=0，则输出a=0；
️寄存器
寄存器将多个bit组合成一个独立单元，将多个门控D锁存器组合起来也可以成为一个寄存器。
内存的概念
1.寻址空间：内存中可独立识别的位置的总数，如16M就是有1600万个可独立识别的位置（当然不是准确数字）
2.寻址能力：每个内存位置包含的bit数，（1字节表示8bit）
3.内存大小就是总bit数，就是寻址空间*寻址能力
下面2^2*3内存的解析：
️首先这是个2^2*3的内存，怎么知道寻址能力和寻址空间呢？看上面的输入D的数量，就是寻址能力，因为锁存器要接受输入然后保存，所以有多少个输入就有多少个锁存器，就有多少位bit。
然后看最左边是译码器，因为地址是用二进制表示的，所以译码器可以帮助计算机找到相对应的地址。译码器其实和WE线是分开的，只有译码器输出的1的那位，和WE进行AND运算才输出为1，这时候才算是WE等于1.其他位WE就跟0差不多。然后译码器输出1的那条线继续延伸，到三个内存单元附近的MUX，就是右边那三个漆黑部分。译码器输出就等于选择线，如果是11，则第四个地址的多路复用器就会被选中，就是第四个地址的三个输出结果会被选中，输出的就是输入的三个D。
时序电路
时序电路是一种既能处理数据又能存储数据的逻辑电路单元，它的输出既与当前电路输入相关，又和之前电路输入状态相关。 存储单元中的数据反映了电路之前的状态。
这样理解：假如存储单元输入到组合逻辑是A，组合逻辑输出B到存储单元。下一轮存储单元输入B到组合逻辑，组合逻辑输出A到存储单元。这就是周期，或者说时差。由时序电路负责。
结构框图如图所示：
1.状态的概念：状态可以理解为系统在特定时刻和特定条件下的快照。
2.有限状态机：描述系统行为。
通常由五部分组成️ 状态️、外部输入️、对外输出️、状态间迁移️、对外输出操作
3.状态图（描述状态机的工具）
4.时钟：状态转移触发机制。比如篮球比赛中，裁判哨响，投篮或抢断都算是状态转移的触发。
通常，状态转移都是通过时钟电路来触发。时钟是一个高低电平（0或1信号被电子元件接收）交替变换的信号，时钟周期指的是不断变换的间隔时间。在电路实现中，有限状态机的状态转移发生在每个时钟周期的起始时刻。
5.有限状态机与对应的时序电路：（交通警告牌为例子）
交通警告牌工作：12亮、1234亮、12345亮、熄灭（重复，以0.5s为一个周期，一次循环4个周期）.因为只有4个状态所以可以用2bit来表示；
组合逻辑图如下：
Z连接三条线，因为当状态为01、10、11时12都亮； 当10、11时1234都亮所以Y两条线。存储单元1就是二进制的左边位，存储单元2就是二进制的右边位，所以U的输入来自00和10。存储单元就是门控D锁存器和时钟信号（有个NOT门）的结合，领悟一下
关于存储单元：
在当前时钟周期内，存储单元的输出是组合逻辑电路的一个内部输入，而同时组合逻辑电路的输出又是存储单元的输入。而该输入应该等到下一个周期才能作为组合逻辑的输出。（iamge2个小孩玩一个电动游戏，玩完就是输出，输入就是上一个玩完的）
所以有了主从锁存器。前半个周期。锁存A内容不变，锁存A的内容将通过锁存B输出至组合逻辑；后半周期，锁存B内容不变，锁存A内容可能改变。
作业笔记：
1.有时候使用与非、或非门画门级电路图会简单很多。如
2.二进制乘法就是加法的累加
3.关于内存大小
内存大小等于寻址能力*寻址空间，就是有多少个内存，每个内存有多少bit，总共有多少bit。如果说地址表示宽度为14bit，则内存共有2^14个
4.如果要读取内存位置，WE位为0
5.状态是某特定时刻特定条件下系统的快照，而状态迁移是状态改变发生的条件，要区别开来。比如密码锁，密码错误是状态迁移不是状态，密码错误这个条件回到的是闭锁无密码操作状态。
