电阻主要用于稳定和调节电路中的电流、电压。这里简单介绍一下，电阻在PCB中的用途。

一、限流

        当需要限制电流流过时，我们可以给负载串联一定阻值的电阻。这点在LED灯上应用颇多，这也就是为什么LED灯短路，空开不会跳闸的原因。

二、采样

        ①电压采样：直接就是将电压转换到MCU能够检测的范围之内的电压值即可；电压取样电阻常放在负载电阻与地之间，其示意图如下：

        AIN_Vbat接单片机AD检测口，需要检测的电压Vbat经过电阻R31和R37分压，分压得到的电压送给单片机AD口来检测，分压是是因为需要把Vbat映射到单片机AD口采样范围内，比如Vbat最高电压为90V，单片机AD模块参考电压为3.3V，那么我们就需要把0-90V映射到0-3.3V。因为这是直接检测电压信号，所以不需要转换直接送到单片机AD口即可，图种R31和R37用来分压，C30和R32用来滤波防干扰。

        ②电流采样：干路上串个采样电阻，采样电阻两端的压差U1通过放大，得到合适的电压值U2，以满足MCU的检测范围。回路电流I等于U1/Rs，至于U2和U1根据转换电路可得。其示意图如下所示：

        上图中R100为采样电阻（阻值0.05Ω），由于此电阻较小，其电压也会较小，检测误差会较大，我们需要通过放大，MCU能够更好地识别。

        该放大电路的放大倍数为N=120K/5.1K=23.5倍。电路中使R29=R30,R24=R35,放大倍数即为N=R24/R29=R30/R35。

        这样我们就能准确的进行取样了。

        用于电流采样的电阻为小阻值（减小电压损耗），大尺寸（增大耐受热功率）。

三、分压/分流

分压：

        两个不同阻值的电阻串在一起，中间点就可以分出一个电压来。通过这个方法我们能够得到所需的电压。示意图如下：

        上图是由单联电位器构成的的单声道音量控制电路，它实际上是一个电阻分压电路，电位器RP1相当于两个分压电阻。通过RP1动片的位移控制其输出电压，从达到音量控制的目的。

分流：

        电阻分流电路是采用电阻与另一个元器件相并联，让一部分电流通过电阻，以减小流过另一个元器件的电流，减轻这个元器件的负担。其示意图如下：

        上图中，R1是分流电阻，VT1是一只三极管。电阻R1并联在三极管VT1集电极与发射极之间，这样R1与VT1集电极与发射极之间的内阻构成并联电路。电流I中的一部分I2流过电阻R1，这样流过三极管VT1的电流I1有所减少，而输出端的总电流I并没有减少，总电流I为流过三极管VT1和电阻R1电流之和。

        接入分流电阻R1后，起到了保护三极管的作用，又被称为分流保护电阻。

四、阻抗匹配

        这个比较难理解，我初学时，根本不能理解这个概念。花多点笔墨吧。

        阻抗匹配是指在信号的传输过程中，为了得到最大功率输出的一种工作状态，而采用一些方法使得负载或传输线阻抗与激励源内部阻抗相互适配的过程。使用串联/并联电阻的方法是其中之一。

        首先我们看低频：

        在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑。

        到底怎么样算互相适配呢？我们可以建立一个模型，有一直流电压源驱动一个负载，我们先将这个电压源等效成一个理想的电压源跟一个电阻r串联的模型，然后再设负载电阻为R，电源电动势为U,内阻为r。我们可以得出如下算式：

        对于一个给定的电源，其内阻r是固定的，而负载电阻R则是由我们来选择的。那么从上述算式中可看出，当R=r时，分母有一项归0，这时负载电阻R可获得最大功率Pmax=U2/4r。

        综上，我们可以得出如果我们需要输出电流大，则选择小的负载R;如果我们需要输出电压大，则选择大的负载R;如果我们需要输出功率最大，则选择跟信号源内阻r匹配的负载R。

        上面是理想的纯电阻电路，那么负载阻抗和激励源阻抗中含有电抗成分时，结论为：需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共轭匹配。

        除了上述内容，还有一种情况：某些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。

        接下来我们看下高频：

        当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗相等时，在负载端就会产生反射。

        传输线的特征阻抗是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。

        如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，随即在输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱）。导致传输线的有效功率容量降低，功率发射不出去，甚至会损坏发射设备。如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等。

        知道了阻抗匹配是什么，那就好办。一般有两种形式：

        ①串联终端匹配：在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。其示意图如下所示：

        匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗。常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。

        例如：TTL驱动器（CMOS驱动器）的阻抗比较低，我们可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有时会串联一个几十欧的电阻。

        其优点如下：1、只需要一个电阻；2、没有多余的直流功耗； 3、消除驱动端的二次反射； 4、不受接收端负载变化的影响；

        其缺点如下：1、接收端的一次发射依然存在； 2、信号边沿会有一些变化； 3、电阻要靠近驱动端放置，不适合双向传输信号； 4、在线上传输的电压是驱动电压的一半，不适合菊花链的多型负载结构。

        ②并联终端匹配：在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。

单电阻形式示意图如下所示：

        匹配电阻选择原则：负载端的并联电阻值必须与传输线的特征阻抗相近或相等。

        其优点如下：1、适用于多个负载 ；2、只需要一个电阻并且阻值容易选取；

        其缺点如下：1、增加了直流功耗 ；2、并联端接可以上拉到电源或者下拉到地，是的低电平升高或者高电平降低，减小噪声容限。

        单电阻方式的直流功耗与信号的占空比紧密相关；

        单电阻的改进形式(AC终端并接)如下：

        其优点如下：1、适用于多个负载 ；2、无直流功耗增加

        其缺点如下：1、需要两个器件 ；2、增加了终端的容性负载，增加了RC电路造成的延时 ；3、对周期性的信号有效（如时钟），不适合于非周期信号（如数据）。

        双电阻形式示意图如下：

        匹配电阻选择原则：对双电阻形式来说，每个并联电阻值为传输线特征阻抗的两倍。

        其优点如下：1、适用于多个负载 ；2、很适用于SSTL/HSTL电平上拉或下拉输出阻抗很好平衡的情况。

        其缺点如下：1、直流功耗增加；2、需要两个器件；3、端接电阻上拉到电源或下拉到地，会使得低电平升高或高电平降低；4、电阻值较难选择，电阻值取值小会使低电平升高，高电平降低更加恶劣；电阻值取大有可能造成不能完全匹配，使反射增大，可以通过仿真来确定。

        双电阻方式又叫做戴维南端接，它无论在信号是高电平还是低电平时都有直流功耗，但电流比单电阻方式少一半。

        例如：485总线接收器的输入阻抗比较高，常在数据线终端并联120欧的匹配电阻。

五、拉电阻

        这块又是相当大的篇幅，初学时我纠结了好久好久。

        拉电阻按接线形式分为上拉和下拉。上拉电阻电阻一端接VCC，一端接逻辑电平接入引脚；电阻一端接GND，一端接逻辑电平接入引脚。

        拉电阻按电阻阻值大小分为强拉（电阻较小）和弱拉（电阻较大）。强拉与弱拉之间没有严格说多少欧姆是强弱的分界，一般我们使用的拉电阻都是弱拉，这样我们仍然可以使用外部控制信号将已经上/下拉的信号线根据需要进行电平的更改。

        强拉电阻的极端就是零欧姆电阻，亦即将信号线直接与电源或地相连接。常见于存储芯片的地址配置位。

        芯片内部集成的拉电阻通常都是弱拉，拉电阻越小则表示电平能力越强，可以抵抗外部噪声的能力也越强。换句话说，干扰如果要更改强拉的信号电平，则需要的能量也必须相应加强，但是拉电阻越小则相应的功耗也越大，因为正常信号要改变信号线的状态也需要更多的能量。其示意图如下：

        对于上拉电阻R1而言，控制信号每次拉低L都会产生VCC/R1的电流消耗（没有上拉电阻则电流为0）；对于下拉电阻R2而言，控制信号每次拉高H也会产生VCC/R2R 电流消耗。

        拉电阻的形式虽然固定，但作用各不相同，作用机理更是各有千秋。下面我们按作用来仔细讲讲吧。

①固定电平

        拉电阻出现在输入信号引脚时，一般用于将信号线强制箝位至某个电平，以防止信号线因悬空而出现不确定的状态。其示意图如下：

        看上图，如果没有上拉/下拉电阻，在开关断开时，引脚悬空，既没有接到 vcc 也没有接到 gnd，处于高阻态。这个引脚上的电平会受电磁干扰的影响而可能处于0或1不确定的状态，继而可能导致整个系统出现不期望的状态。

        在实际应用中，10K欧姆的电阻是使用数量最多的拉电阻。需要使用上拉电阻还是下拉电阻，主要取决于电路系统本身的需要，比如，对于低有效的复位控制信号（nRST），我们希望上电复位后处于无效状态，则应使用上拉电阻；对于高有效的使能控制信号（EN），我们希望电路系统在上电后应处于无效状态，则会使用下拉电阻。

②阻抗匹配

        在高频电路中，阻抗不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。详见四中这里不再重复。

③提高驱动能力

        首先我们要知道什么是驱动能力。这就要从拉电流和灌电流说起。高电平输出时，一般是输出端对负载端提供电流，其提供电流的数值叫拉电流；低电平输出时，一般是输出端要吸收负载的电流，其吸收电流的数值叫灌电流。

        我们看下面这张图会有直观的认识：

        上图中PB0输出0，LED亮。PB0的电流方向是流向PB0，即外部电流通过芯片引脚向芯片内流入，这样的就是灌电流；而PB1要输出1，LED亮。PB1的电流方向是从PB1流出，即内部电流通过芯片引脚从芯片内流出，这样的就是拉电流。

        低电平对应灌电流，灌电流越大，饱和压降越大，低电平越大。然而低电平是有限制的，它有一个最大值UoLMax。正常工作时，不允许超过这个数值，否则就会出现无法识别的电平。这样灌电流有了一个上限。

        高电平对应拉电流，拉电流变大，输出端内阻上电压变大，而输出电压变小，高电平也就变低了。同理，它有一个最小值UoHMax。这样，拉电流也就有了一个上限。

        根据上述原理得到的输出端拉、灌电流的上限值就是芯片手册中的拉、灌电流，反映芯片的驱动能力。

        我们为了进一步探究上拉电阻是怎么影响驱动能力的。我们来看下面的图（手画，字丑，见谅）：

        当芯片引脚采用上图中的集电极输出时，NPN管在低电平时截止。负载RL从芯片中拉取电流。

        先除去上拉电阻，假定芯片的供电电压为3.3V（忽略晶体管饱和压降），则输出最大电流25mA时，负载RL的值约为132欧姆（3.3V/25mA），如果负载值小于132欧姆，则相应输出电流会更大（超过25mA），但是由于芯片内部上拉电阻R1的限流作用，芯片引脚只能提供最大25mA的电流（就是引脚直接对地一直有25mA）。这时，输出电压Vo将会下降，下降幅度与负载有关。现假设Vo降至2V，这样一来高电平，就显得不那么高了。

然后再加上上拉电阻，此时列算式如下：

可以算出上拉电源通过上拉电阻为数据总线提供了0.13mA的电流，使得数据总线上的电压稳定在3.3V。这样就提升了高电平时的驱动能力。

我们在来看看下面这张图：

        NPN管在高电平时导通。负载RL向芯片中灌入电流。这里我们定性的分析一下，由于芯片外部上拉电阻R2的存在，使得多了一路电流灌向芯片。灌电流增大，饱和压降增大，Vo增大，低电平是不是就不那么低了呢？

        综上，上拉电阻能增加高电平时的驱动能力，但会减小低电平时的驱动能力。

        但由于一些器件（单片机、TTL器件）的拉电流能力弱，灌电流能力强，这使得上拉电阻对拉电流能力提升明显，对灌电流能力的负面影响较弱，综合来看还是对驱动能力有较大的提升。

        单片机的拉电流一般小于5mA，而灌电流一般为 5-10mA；TTL电路的差距更大，其拉电流为0.4mA，灌电流为8mA。

④OC（OD）电路工作电阻

        首先我们来看看什么是OC电路，什么是OD电路。其示意图如下：

        OC门和OD门是相对于两个器件而言的，OC门是对三极管而言，OD门是对场效应管而言。下面我们先看OC电路：

        如图中上部所示，Input信号连接至芯片，当Vinput为高电平时，Q1导通，则Q2的基极电压为0，Q2截止，Voutput为VCC2；当Vinput为低电平时，Q1截止，Q2的基级电压为VCC1，Q2导通，Voutput为0。

        OD电路也是一个道理，当Vinput为高电平时，Q1导通，Q2截止，Voutput为VCC2；

当Vinput为低电平时，Q1截止，Q2导通，Voutput为0。

        再简单地说下它们的区别，后面的文章再去讲他们的原理。

        1、从性质上看：三极管属于电流控制，基极回路需要一个偏置电流，靠基极电流的变化来控制集电极电流的变化，放大作用由电流放大倍数来体现（用于信号电压较低，又允许从信号源取较多电流的条件下）；MOS管属于电压控制，栅极回路需要一个合适的偏置电压，靠栅源之间的电压变化来控制漏极电流的变化，放大作用以跨导来体现（用于只允许从信号源取较少电流的情况下）。

        2、从成本上看：三极管低价，MOS管贵。

        3、从功耗上看：基极驱动电流大，三极管损耗大；栅极驱动不需要电流，MOS管损耗小。

        4、从灵活性上看：部分MOS管的源极和漏极可以互换运用，栅压也可正可负，其灵活性高；三极管的发射极与集电极不能调换使用，灵活性差；

        5、从集成化看，MOS管能在很小电流和很低电压的条件下工作，且它的制造工艺可以很方便地把很多MOS管集成在一块硅片上；而三极管不能。

        6、从抗干扰性看，MOS管具有较高输入阻抗和低噪声等优点，因而也被普遍应用于各种电子设备中。特别用MOS管做整个电子设备的输入级，可以获得普通三极管很难抵达的性能。

        7、从开关速度上：三极管开关速度高，相对地，MOS管开关速度不高。

        8、从应用范围看：三极管经常用于数字电路的开关控制当中；而MOS管常用于高频高速电路（无恢复时间，三极管有PN结恢复时间）、电源开关及大电流场所（导通电阻小）以及对基极或漏极控制电流比较敏感的中央。

        9、MOS管常用于电源开关以及大电流的开关电路。

        回到正题，我们看OC电路与OD电路，当去掉R3这个上拉电阻时，这两种电路就无法输出高电平，也就无法正常工作，所以OC（OD）必须要加上拉电阻。同时我们必须要注意上拉电阻取值。上拉电阻太小，对于OC电路会增大饱和压降，导致输出的低电平很高；而对于OD电路，上拉电阻太小，会导致导通电流过大，烧毁MOS管。

        总线上存在杂散电容，上拉电阻会与总线上的杂散电容形成一个RC充放电回路，上拉电阻越大则充放电常数越大，这样会把原先比较陡峭的数据边沿变得平缓，延缓了信号的上升沿，严重的情况下将导致数据无法正常识别。MCU的上拉电阻一般为5.6k到10k之间，一般都不会出现太大问题。

补充：

        还有一个常见输出结构——推挽输出，这边也顺便提下。

        先看左图，当Vin高电平，上管导通（NPN），下管（PNP）截止，电流由电源5V经上管与负载RL流向公共地，此时回路输出高电平；当Vin为低电平，上管（NPN）截止下管（PNP）导通，输出直接与地相连，此时回路输出低电平。右图同理。

        推挽输出结构的低电平输出能力与OC门或OD门是一样的，但是高电平输出能力比OC门或OD门强很多，因为是直接上拉到了电源！因此推挽输出可以输出很高的电流。

        需要注意的是，配置为推挽输出的两个管脚，如果连载一起，一个管脚为高电平输出，另一个管脚为低电平输出，这时会产生很大的电流，引起很大的功率消耗，同时也会导致数据冲突，甚至导致芯片烧毁。其示意图如下：

        上图所示芯片的输出分别为0与1，则两者直接相互连接后，会有非常大的电流自电源VCC经Q1与Q4到公共地，芯片1总会试图将数据线拉高，而芯片2则会试图将数据线拉低，表示双方都在抢占总线，这就是数据冲突或总线冲突。综上，

        我们再看看OC门的情况：

        此时，无论两个芯片的引脚输出什么状态，都不会引起数据冲突。我们分析一下这个电路，可以看出无论是哪个芯片的Vin为0，都会使得总线为低电平，只有同时为1时，总线才是高电平，这就实现了AND的逻辑功能。

        上文描述的内容，也算是这两个电路的显著区别之一。

⑤电平转换

        看个典型电路，看明白也就懂了。

        当模块的TXD为高电平（VDD_EXT），NPN三极管的Ve=Vb，无基极电流，此时三极管截止，上拉电阻将客户端的的RXD拉高到高电平（VDD）。

        当模块的TXD为低电平，NPN三极管的Ve<Vb，存在基极电流，此时三极管导通，客户端的RXD被三极管拉低到0.1V+Uce的低电平。其中0.1V为CE势磊饱和压降，Uce为CE电阻压降。

        通过上述过程完成了电平转换。三极管也可以使用MOS管替换。但是上述电路速度有所限制，波特率不建议超过460800bps。

        另在TTL电路驱动COMS电路时加的上拉电阻，可以使得TTL电路的输出二极管截止，直接通过上拉电阻输出高电平，达到电平转换的作用。

⑥保护作用

        下图是一个MOS管，在它的GS之间存在寄生电容，那么为了防止静电积累在这之间，造成击穿。这里的下拉电阻便是提供了一个相对低阻的回路，以泄放存储的电荷，不让电压积累。

⑦信号延迟

        还记得上文中提到的上拉电阻不能去的过大的原因么？RC充放电会使原先比较陡峭的数据边沿变得平缓，延缓了信号的上升沿。有些电路会利用这点使得该引脚的信号获得微量的延迟。

六、降低干扰

        数字信号都是方波，方波会有过冲，有毛刺，有高频辐射。为了减少高速信号线的高频信号辐射出去，或者被外面来的信号给干扰了，最简单的办法就是串联电阻。能够过滤一部分高频信号的能量。如果电阻的效果不够好，还可以换成磁珠或者电感。

        其示意图如下：

七、兼容规划

        这里指的是电流中的零欧姆电阻。它们在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。例如：

        1、可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）

        2、在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。

        3、想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流。

        4、在布线时,如果实在布不过去了,也可以加一个0欧的电阻。

        另外还可用于各种地（信号地，模拟地，数字地，电源地和时钟地）的单点接地、充当熔丝以及在高频信号下，充当电感或电容。

八、与L、C配合使用

        关于RC的，微分电路、积分电路、耦合电路、脉冲分压器以及滤波电路；关于LR的，LR滤波器。这些我在后续电容，电感中介绍。

九、热效应

        有人会说热效应嘛，谁不知道呢？电炉丝嘛，但是这个在电子方面也是有说法的。

        比如对于一些室外的电子设备，特别对于集成了高性能CPU的SOC，对工作温度要求很苛刻，大多只能满足商业级应用。

        温度太低的情况下，可能开不了机。通常都会加一个大功率电阻做预加热功能，当温度达标后，设备启动成功，之后再关掉。最后依靠设备功耗保持温度。

十、特殊电阻

        这里主要提一下热敏电阻。热敏电阻是一种跟温度相关的器件，一般分为两种，NTC为负温度系数热敏电阻，即温度越高，阻抗越小;PTC为正温度系数的热敏电阻，即温度越高，阻抗越大。

        NTC在电路中主要为抑制电路启动过程中的启动电流，在系统启动过程中，由于系统内部存在功率电路、容性及感性负载，因此在启动瞬间会出现非常大的冲击电流。如果电路器件选型过程中没有考虑器件瞬时的抗电流能力。那么系统在多次启动的操作过程中，就很容易导致器件被击穿损坏，而在电路中加入NTC，等于在输入回路启动时，提高输入阻抗减少冲击电流，而系统处于稳定状态时，由于NTC发热，根据其负温度特性，阻抗降低，从而在NTC上的损耗也降低，减少了系统的整体损耗。

        PTC在电路中可以起到保险丝的作用，所以其还有另外一个名字：自恢复保险丝。在系统运行过程中，电路出现异常，导致出现大电流时，如果该部分电路中串有一个PTC，那么也就等于在PTC中有大电流流过，PTC发热，根据其正温度特性，其阻抗将变得很大，使整个回路的阻抗变大，从而使回路的电流变小，起到了保险丝的作用。根据其正温度的特性，PTC的另外一个作用是在电路中实现过温保护。

        另外，压敏电阻电路中常见的保护元件，而光敏电阻可以，利用其特性做光开关。

        特殊电阻还有很多，这里直说比较常见的。

        至此，电阻常见的作用描述完了，大家遇上了，要结合实际情况。多想多分析。水平有限，真的难以穷尽。