Verilog基本语法学习笔记 两个重要的基本类型 类型说明wirewire就是数字电路中的信号线regreg就是数字电路中的D触发器 从这个地...

一、 实验来源 通过vivado联合Modelsim调试，自动生成脚本，通过学习人家写好的脚本，来学习如何自动化使用Modelsim。毕竟，每一...

一、综述 前段时间参与了实验室的一个矿井项目，使用的技术是Zigbee和WIFI，使用到的芯片是常见的CC2530和ESP32。其结构可以用下面...

一、三次握手与四次挥手 时序图 状态转移图 1.1 建立连接的目的: 分配资源、初始化序列号(通知peer对端我的初始序列号是多少) 也就是说，...