240 投稿
IC数字后端知识角
收录了291篇文章 · 57人关注
  • Resize,w 360,h 240
    两种clock gating cell的分析

    clock gating应该是最常见也最容易实现的一种节省功耗的方式，有时还能节省面积提升频率。 我们一般会手动在某个模块的clock inpu...

    1.2 飞奔的大虎 0 1
  • Resize,w 360,h 240
    别辜负你的设计，了解Skew vs Uncertainty重要性

    时钟作为数字电路中最重要的信号，几乎每一个ASIC实现环节都需要针对时钟信号做很多特殊的处理，其主要原因在于时钟信号有着巨大的扇出。在电路网表里...

    1.2 飞奔的大虎 0 2
  • Tcl/Tk中的时间类型seconds 、clicks 等

    一、日期时间类型主要有以下几类 #clock seconds :返回从1970-1-1零时到今天的秒数 #milliseconds/micros...

    0.1 飞奔的大虎 0 1
  • Resize,w 360,h 240
    LEC&&ECO

    序 本文接上次芯片综合，讲述下综合之后的步骤LEC（Logic Equivalence Check）即逻辑一致性检查。顺带提及ECO（Engin...

    1.2 飞奔的大虎 0 1
  • SDF文件详解

    数字电路门级仿真及SDF[https://so.csdn.net/so/search?q=SDF&spm=1001.2101.3001.7020...

    1.2 飞奔的大虎 0 1
  • Resize,w 360,h 240
    spef分析

    1.什么是SPEF SPEF是Standard Parasitic Extraction Format的缩写，用于描述芯片在PR之后实际电路中的...

    0.1 飞奔的大虎 0 2
  • spef详解

    spef（standard parasitic exchange format）是集成电路设计流程中EDA工具间传递互连线寄生参数的标准媒介文件...

    0.1 飞奔的大虎 0 2
  • 数字电路中高速时钟信号布线主要存在的问题

    高速时钟信号布线电路在数字电路中占有重要地位，同时时钟电路也是产生电磁辐射的主要来源。一个具有2n2上升沿的时钟信号辐射能量的带宽可达160MH...

    0.2 飞奔的大虎 0 1
  • Resize,w 360,h 240
    STA【1】

    一、 STA 时序分析分为动态时序分析（DTA, Dynamic Timing Analysis)和静态时序分析(STA, Static Tim...

    0.2 飞奔的大虎 0 4
  • Resize,w 360,h 240
    如何计算setup/hold

    1、基本概念 静态时序分析中最基本的就是setup和hold时序分析，其检查的是触发器时钟端CK与数据输入端D之间的时序关系。 （1）Setup...

    0.2 飞奔的大虎 0 1

专题公告

交流IC数字后端设计技术、知识。包括但不限于：
（1）后端工作经验知识分享。如PR、STA、ECO、PV、功耗分析、DRV/DRC分析等知识。
（2）Cadence/Synopsys/mentor系列工具的使用。如Innovus、ICC、ICC2、Calibre、Voltus、PT等。
（3）脚本代码技术的分享。如tcl、perl、python、proc等。