如果尖锐的批评完全消失，温和的批评将会变得刺耳。如果温和的批评也不被允许，沉默将被认为居心叵测。如果沉默也不再允许，赞扬不够卖力将是一种罪行。如果只允许一种声音存在，那么，唯...
发简信
IP属地：北京
-
下载它最新的代码已经把两种屏幕都实现了
把LCD练习中的显示屏从480*272改成了800*480
我照着FPGA Verilog 开发实战指南这本书43章，学习配套代码的时候，发现运行在我的显示屏上不对，虽说也能显示，但是错乱了。 于是我决定修改几个地方（1）分辨率（2）...
-
这个文章也被锁了一次，可能是图片敏感
把LCD练习中的显示屏从480*272改成了800*480
我照着FPGA Verilog 开发实战指南这本书43章，学习配套代码的时候，发现运行在我的显示屏上不对，虽说也能显示，但是错乱了。 于是我决定修改几个地方（1）分辨率（2）...
-
把LCD练习中的显示屏从480*272改成了800*480我照着FPGA Verilog 开发实战指南这本书43章，学习配套代码的时候，发现运行在我的显示屏上不对，虽说也能显示，但是错乱了。 于是我决定修改几个地方（1）分辨率（2）...
-
外一篇，为什么学习数字电路
上层应用程序应该是很容易学的，比如新手学习Qt： 1、下载开发工具，找到Demo里面的比较简单的小例子，编译运行，多看几遍记住。 2、接着，再自己写写窗口，摆摆控件，熟悉常用...
-
我为什么要学习数字电路呢
我40岁了，自以为在应用程序的开发上没有什么难度了，操作系统各方面知识也有所掌握，再继续发展就是各种卷，比如java和javascript的各种框架，c++新的各种花里胡哨的...
-
阻塞赋值和非阻塞赋值
我觉得这个术语非常非常地不妥，就好像有个线程等待一个事件一样，复杂化了。所以要忘记这个概念。 在数字电路中，主要有两种（1）时序逻辑（2）组合逻辑 时序逻辑的写法如下，alw...
-
是什么优势让你找到了工作
通过我和夫人的切身经历，列举一下找到工作的本质： 1、以前经历的公司 2、C++知识或者笔试成绩 3、其它专业知识问答 4、不高的工资 对于不是卓越出名的人来说，不高的工资的...
-
怎样在Quarts里面把verilog源代码变成电路图（原理图）我不太理解这个过程叫不叫综合（synthesis），有人说： 1、什么是综合？综合就是把HDL语言/原理图转换为综合网表的过程。 2、什么是综合网表？综合网表就是综合的结果。...
-
学习FPGA初体验之点亮小灯
1、花钱买了一块开发板，FPGA芯片用的是Intel Cyclone IV EP4C10F1717N，据说和EP4C10F17C8是一样的 2、连上电源，打开开关，好多小灯亮...