IP属地：福建
-
2020年DAJIANG秋招IC设计笔试题
2021届大疆校招IC芯片开发工程师笔试题 【多选题】以下哪些变化会存在功耗消耗：（ABC）【A】只有数据信号翻转【B】只有复位信号翻转【C】只...
-
通用异步串行总线URAT的Verilog HDL设计实现1.通用异步串行收发传输器UART简介 通用异步串行收发传输器。全称为Universal Asynchronous Receiver/Trans...
-
外围串行接口的Verilog HDL设计实现1.SPI总线简介 SPI总线接口。SPI是 Serial Peripheral Interface 的简称，即外围串行总线接口，该接口是摩托罗...
-
异步FIFO的Verilog HDL设计实现
1.FIFO简介 按指针顺序读写数据。FIFO是“First In First Out的简称，是一种根据“先写入的数据则先读出来”的规则进行数据...
-
SystemVerilog新手入门笔记
1.数据类型 VerilogHDL中有2种变量类型：wire和reg，这两种变量是4值类型的（即有四种状态）。 SystemVerilog在此基...
-
2019年HANWUJI秋招IC设计笔试题2019寒武纪SOC笔试题 1.不定项选择题 以下关于false-path的描述正确的是（C）解析：false_path是不希望工具分析的路径，...
-
建立时间（setup time）与保持时间（hold time）1.触发器及其建立时间和保持时间 对于触发器而言，只有在时钟clk上升沿到来的那一刻才会改变触发器的输出值，所以我们可以将触发器看作是一个开关，...
-
2019年HUAWEI春招IC校招笔试题华为2019数字电路设计校招笔试题 1.单选 已知“a=1'b1;b=3'b001;”那么{a,b}=()?（D）【A】3'b001【B】3'b...
-
2019年HUAWEI秋招IC设计笔试题
华为2019数字电路设计校招笔试题 1.单选 表示任意两位无符号十进制数需要（C）位二进制数【A】6【B】8【C】7【D】5 时间尺度定义为ti...