2021届大疆校招IC芯片开发工程师笔试题 【多选题】以下哪些变化会存在功耗消耗：（ABC）【A】只有数据信号翻转【B】只有复位信号翻转【C】只有时钟信号翻转【D】所有信号都...
IP属地：澳门
-
2020年DAJIANG秋招IC设计笔试题
-
通用异步串行总线URAT的Verilog HDL设计实现1.通用异步串行收发传输器UART简介 通用异步串行收发传输器。全称为Universal Asynchronous Receiver/Transmitter，简称URAT，也...
-
外围串行接口的Verilog HDL设计实现1.SPI总线简介 SPI总线接口。SPI是 Serial Peripheral Interface 的简称，即外围串行总线接口，该接口是摩托罗拉公司设计的全双工同步通信接口...
-
异步FIFO的Verilog HDL设计实现
1.FIFO简介 按指针顺序读写数据。FIFO是“First In First Out的简称，是一种根据“先写入的数据则先读出来”的规则进行数据吞吐的数据缓存器。与其它的数据...
-
SystemVerilog新手入门笔记
1.数据类型 VerilogHDL中有2种变量类型：wire和reg，这两种变量是4值类型的（即有四种状态）。 SystemVerilog在此基础上拓展了一种变量类型：log...
-
2019年HANWUJI秋招IC设计笔试题2019寒武纪SOC笔试题 1.不定项选择题 以下关于false-path的描述正确的是（C）解析：false_path是不希望工具分析的路径，一般是异步路径，即跨时钟域的路...
-
建立时间（setup time）与保持时间（hold time）1.触发器及其建立时间和保持时间 对于触发器而言，只有在时钟clk上升沿到来的那一刻才会改变触发器的输出值，所以我们可以将触发器看作是一个开关，这个开关只有在时钟上升沿起作用...
-
2019年HUAWEI春招IC校招笔试题华为2019数字电路设计校招笔试题 1.单选 已知“a=1'b1;b=3'b001;”那么{a,b}=()?（D）【A】3'b001【B】3'b101【C】4'b0011【D...
-
2019年HUAWEI秋招IC设计笔试题
华为2019数字电路设计校招笔试题 1.单选 表示任意两位无符号十进制数需要（C）位二进制数【A】6【B】8【C】7【D】5 时间尺度定义为timescale 10ns/10...
-
IC芯片设计-非编程类笔试题下列不属于分解测试点时的关注点的是：（BC）【A】性能【B】无充分理由的揣测【C】偶然的设计失误【D】可测性【E】功能 如下Modelsim命令在Testbench中的执行顺...
-
Python中使用ElementTree对XML文件进行解析
Python中使用ElementTree对XML文件进行解析 官方API介绍：https://docs.python.org/3.6/library/xml.etree.el...
-
-
借一斑略知全豹，以一目尽传精神。 投稿须知： 1.本专题收录各种类型短篇小说，内容须言 之有物。 2.内容须为原创，结构完整（未完待续及连 载小说请勿投）。 3.字数要求：三千字以上，三万字以下。 4.文章排版整洁，段落分明，无明显错别 字。 5.优秀短篇，编辑将会手动加入短篇小说月刊专题，并邀请加入优秀作者群。 更多投稿要求请点击《短篇小说专题投稿指南》https://www.jianshu.com/p/e46829ef7a33 专题主编：苏小飞 https://www.jianshu.com/u/7ef36743bc26 申请短篇小说专题群交流学习，请添加主编苏小飞微信13953505883，编辑李布波微信18764407758。加微信请备注“短篇小说群”。
